최영식 Choi Young Shig
Home > 연구실안내 > Professor > 최영식 Choi Young Shig
교수님 소개
|
|
⊙ 성 명 ⊙ 소속 / 직위 ⊙ 호 실 ⊙ 전 화 |
최 영 식 Choi Young Shig 부경대학교 교수 2217 051-629-6222 |
|
본 연구실은 2003년에 설립된 이후, 아날로그 신호 처리 분야의 집적회로 설계에 관한 연구를 수행하고 있습니다. 주요 연구 내용은 통신 시스템에서 주파수 합성기와 집적회로(IC)에서 클록 신호 생성기로 사용되는 Phase Locked Loop(PLL)과 Delay Locked Loop(DLL)입니다. 시스템이 요구하는 성능에 따라 사양을 결정하고 아날로그 회로의 설계 및 레이아웃을 바탕으로 다양한 집적회로(IC)들을 제작하고 성능을 검증하는 일련의 과정을 통하여 넓이와 깊이를 함께 갖출 수 있는 집적회로(IC) 설계 연구 능력을 키우고자 합니다. 실제 제품에 적용할 수 있는 수준의 집적회로(IC)를 설계하는데 중점을 두고 있습니다. | ||
담당 과목 : 전자회로 Ι, 전자회로ΙΙ, Analog IC 설계
약력
학력
1982년 경북대학교 전자공학과 학사 졸업
1986년 Texas A&M Univ. 전자공학과 석사 졸업
1993년 Arizona State University 박사 졸업
1987년 ~ 1999년 현대전자 (현 Hynix)
1999년 ~ 2003년 동의대학교 전자공학과
2003년 ~ 현재 부경대학교 전자공학과
※ 관심 분야: PLL, DLL, CDRC